Direct Instruction Wakeup for Out-Of-Order Processors En los procesadores con ejecución desordenada de instrucciones, la lógica de activación (wake-up en inglés) tiene problemas de escalabilidad y de consumo eléctrico cuando aumentamos el tamaño de la cola de instrucciones. Ocurre esto tanto procesadores basados en colas de instrucciones con memoria direccionable por contenido (CAM, del inglés Content Adress Memory) como en aquellos que utilizan una matriz de dependencias. Otro tipo de solución para la activación de instrucciones es el uso de punteros. Se almacena un puntero (o varios) para cada instrucción, que apunta a la instrucción o instrucciones (varios punteros) que dependen de la primera. De esta forma el procesador puede despertar directamente las instrucciones dependientes de una instrucción cuando finaliza. El problema de esta solución es la limitación de sucesores que podemos almacenar, determinada por el número de punteros, y la cancelación de instrucciones por error en la predicción de saltos, que hace necesaria la existencia de un procedimiento de limpieza de punteros de las instrucciones válidas que apuntaban a las canceladas. Continue reading “Activación directa de instrucciones”
